各位小伙伴们，秋尽冬藏，又到年尾啦

快来看看我们《沐创大讲堂》有什么好收藏

本期我们请到了清华大学

集成电路学院的贾海昆教授

为大家带来高速串行接口技术研究现状与发展趋势

1.高速串行接口背景

高速串行接口，就是我们常说的SerDes（Serializer&Deserializer），之所以存在这种接口，其目的在于负责以极高的能效传输数据，其能效与信道损耗有关，大致在1-10pJ/bit量级。

随着集成电路的发展，高速串行接口的速度也在同步提升，大约每四年单通路传输速度就会提高一倍。

那么，我们为什么要使用高速串行接口呢？别着急，举几个例子你就能明白了。

例:

传统的AD/DA采用LVDS接口输入输出，存在管脚多、走线复杂等缺点，针对该情况，JEDEC颁布了JESD204B/C串口标准，该标准用到了高速串行接口的技术，它在AD内部把并行数据转化成高速的串行数据，此外，JESD204B/C串口标准还具备确定性延时、同步等功能，204B支持12.5Gbps，204C支持32Gbps，当前，JESD204B/C已成为了商业AD/DA的绝对主流。

在处理器相关领域也有很多高速串行接口的应用：

比如我们耳熟能详的从处理器到存储的DDR5.0接口；从处理器到周边的PCIe和USB接口；在网络数据传输中，有以太网；这些都是采用了高速串行接口的技术，高速串行接口能够最大限度地去提升传输的能效和数据率。

在移动通信方面，手机上的高清摄像头和CPU之间的通信、还有MIPI发布的C-PHY和D-PHY；车载应用领域中Maxim发布的GSML、TI发布的FPD-Link、慷智发布的AHDL、MIPI发布的A-PHY，都是高速串行接口。

介绍完高速串行接口是什么和为什么要用高速串行接口后，贾教授又给我们讲解了串行接口和并行接口之间的差异。

相较并行接口，串行接口具有单通道数据率高、对封装要求低等优势，此外，串行接口还具有延时高、能效低、带宽密度低等特性。

随后，贾教授又从高速串行接口的工作距离、工艺选择、学术研究趋势、架构发展趋势和关键技术点等方面进行了概述性介绍，让大家对高速串行接口有了更深入、更直观的了解。

2.高速串行接口研究现状

在报告的第二部分，贾教授重点介绍了eTopus和Intel在高速串行接口的研究现状。

eTopus

eTopus在2016年采用28nm工艺设计SerDes，2017年起采用16nm/12nm FinFET工艺设计SerDes，其中采用16nm做了56Gb/s的SerDes，采用7nm做了112Gb/s的SerDes。

eTopus用这两颗芯片的研究成果形成的论文被ISSCC 2021收录。

Intel

Intel发表在ISSCC 2021上的论文中提及的芯片是文献中公开报道的首款224Gbps的SerDes发射机，该芯片使用10nm FinFET工艺，采用DAC-TX方案。

该芯片采用的关键技术之一，是采用4相28GHz时钟，大量采用电感提升时钟质量。该论文指出，采用电感方式，可以减少45%的抖动、减少28%的功耗、但是背后的代价是芯片的面积。

该芯片的第二个关键技术点在于，高阶输出宽带网络。该技术点的应用对输出节点的带宽要求非常高，针对该问题，Intel在芯片设计时加入了一些电感去和电容谐振去拓展带宽。该芯片中用到了4个电感，去和5个集成电容进行谐振，这样整体就形成了一个9阶的贝塞尔滤波，由此形成一个更高的带宽。

第二年，Intel又做出了首款224Gbps的SerDes接收机，采用5nm FinFET工艺，实现了优秀的1.41pJ/bit能效。

3.高速串行接口未来趋势

报告后半段，贾教授介绍了高速串行接口技术的发展趋势。贾教授指出，我们对于高速串行接口的需求就是实现更高速率、更高的能效和面向不同距离的应用场景。速率方面，文献中提到的已经实现了224Gbps的速率，但市场上并未实现。那未来是否能达到448Gbps的速率呢，答案并不明了，但有一点可以肯定的是，要实现高速串行接口448Gbps的速率，是需要整个集成电路产业链共同努力提升才能实现的。

另一个比较明显的趋势就是，多种技术体制融合，满足多场景互联的带宽、密度和能效要求。以接口为例，除了高速串行接口外，还可以有并行接口、短距串行接口（XSR SerDes）、共封装光接口（CPO）等。

4.总结

报告中，贾教授还向大家介绍了课题组在高速串行接口领域的研究成果，包括数字直接调制解调收发机和应用于JESD204C的物理层串口芯片等。

报告最后，贾教授总结道，高速串行接口负责以极高的能效传递数据，围绕数据传输发展出了完善的技术体系，而其中最关键的技术点是始终数据恢复和均衡技术。随着速率的发展，高速串行接口将朝着高速、高能效、多体质融合方面发展。