本次报告在第三部分重点介绍了该芯片架构的设计细节。与已有全同态密码芯片架构相比,该芯片从编程通用性、性能面积平衡、算子访存调度等维度进行了创新与优化:● 提出了可重构的计算阵列设计方案
通过片上计算动态重构的特性,对全同态加密端云协同计算的算子进行了广泛的支持,同时通过层次化的算子设计实现了通用的编程模型。● 提出了解耦的自同构单元硬件设计与片上数据生成单元
通过电路层面的性能调优与架构层面的片上存储优化,降低全同态加密算子与片上存储的面积开销,实现了高面积效率的计算架构。● 提出了基于计算图的算子调度与访存优化技术
通过对隐私保护应用的计算模式进行图分析与图优化,结合存储结构与计算单元延时等芯片架构参数对全同态加密算子进行图调度,实现系统级的芯片性能提升。